从技术发展趋势来看，集成电路的物理极限很大程度上受到科学技术的影响，随着半导体设备、材料、设计、制造等方面的进步，集成电路的理论“极限”一直在被不断突破（20年前认为100nm已经是极限），目前的极紫外光+多重图形工艺已经可以将制程推进至个位纳米级，且芯片制造仍存在立体化、集成化的空间；另一方面，全球龙头晶圆厂商大举扩产，也说明制程进步的边际效用递减效应还不明显，所以，未来3-5年摩尔定律仍将统治半导体产业，根据台积电和三星电子的公告，预计到2026年，2nm制程可以实现量产。为了适配7nm以下更先进制程的需求，先进半导体设备的发展趋势将是进一步精细化、复杂化，甚至不惜牺牲一定的生产效率。

　　从市场前景来看，市场规模=订单数量*产品价格=（（替代老旧设备需求量+新增成熟制程半导体制造投资需求量+新增先进制程半导体制造投资需求量）*每单位制造所需设备数量）*（产品技术价值+其他价值）。半导体制造80%的产品仍然是集成电路，随着下业蓬勃发展，芯片需求不断增长，尤其是所需工艺复杂繁多的先进制程芯片，同样的产量，需要更多道工艺，也就需要更多的设备；同时，工艺程序数量增多导致良率更加重要，设备性能和精密度要求更高，单价也更高。以上三种因素形成乘数效应，预计半导体设备将在未来3-5年高速增长。乐观估计，到2026年，全球半导体设备市场规模将达到1500-1800亿美元左右。

　　广义上的半导体设备包括半导体材料制造设备、半导体加工设备（狭义上的半导体设备）和半导体封测设备三部分，分别服务于半导体制造产业链中的原料制造、晶圆加工和封装测试三大环节。

　　半导体产业所需材料主要包括硅片、光刻胶、靶材、抛光液抛光垫和电子特气等。除了硅片以外，大部分材料都属于一般性化工产品，不需要特殊的专门适配半导体产业的设备，相关行业的龙头都是传统化工巨头，半导体产业属性并不浓厚，一般也不会被纳入半导体设备的研究范围中。硅片的制造过程主要包括精炼提纯、拉晶、切片、抛光等步骤，硅原料会先被高温化学反应熔炼提纯，之后在高温液体状态下被拉铸成单晶硅锭，硅锭再被切割为硅片，经过打磨抛光等之后就可以送至晶圆厂进行加工。相关设备和技术都是针对硅即其他半导体材料特性设计，技术含量相对而言不算很高，但近年来随着下游制造的精密度增加，对于材料的纯度要求也在提高。

　　半导体加工是半导体制造中的最主要环节。硅片和其他材料送至晶圆厂以后，前后要经历数千道工序才能完成加工。加工流程包括：1.氧化：硅片需要被加热处理，在表面形成氧化膜，从而产生合适的物理化学特性；2.光刻：将光刻胶涂抹至硅片表面，再通过透镜显影，将掩模版上图形等比缩小后照射在光刻胶上，被照射到的光刻胶的物理化学性质会被改变；3.刻蚀：定向清除部分光刻胶之后，就可以对露出的部分进行等离子轰击，从而在基底上刻下需要的线.薄膜沉积：将金属材料和介电质材料沉积在硅片表面形成薄膜，之后再通过刻蚀完成电路和导线.离子注入：通过等离子体轰击向硅晶格中注入所需离子，达成所需物理特性；6.退火：离子注入有可能破坏晶格，造成芯片缺芯，需要高温退火，使得晶格结构得以恢复；7.清洗：大部分步骤都会造成一定的杂质残留，需要及时清洗干净，才能进入下一步骤；8.量测：每一步骤的处理都需要硅片已经满足一定的性质和条件，这就要求必须准确测量硅片在生产过程中的各项参数，并及时检测出缺陷。晶圆加工过程技术难度大、良率要求高，对高精尖设备的需求很大，核心设备包括光刻机、刻蚀机、薄膜沉积设备、清洗设备、热处理设备、量测设备、离子注入设备等，这些又被称作前道设备。其中部分设备的技术内容有一定的重叠，如刻蚀和薄膜沉积可以视为逆过程，因此细分行业的龙头也是一样的。

　　半导体在晶圆厂被生产出来之后，就会被送至封测厂进行封装测试，完成封测后的产品才能作为完成产品，通过客户认证并出售。随着封装技术的进步，封装过程不仅能够提供保护和满足外观需求，还能通过系统性封装等方式，减小芯片面积。但封装所需的设备没有什么针对半导体特性设计的特别之处，一般被归类为普通机械设备，而非半导体设备。测试设备主要用来测试产品的最终性能，往往要与设计厂商长期合作，根据其特定的需求提供测试设备，主要有测试机、探针台等。封装测试设备又可以称为后道设备。

　　本文以下将主要聚焦于狭义的半导体设备，即半导体前道加工设备技术趋势和发展前景。总的来说，先进制程下，线程更精密、步骤更繁杂、技术难度更高。半导体设备将会进一步走向精细化、精确化、复杂化，不惜牺牲一定的效率，保证自己的精密性以满足精细制程；保证良品率以适应繁杂步骤；保证先进制程生产能力以满足客户要求。与此同时，先进制程带来了下游产业的新一轮繁荣，带动全产业发展；繁杂步骤迫使厂商为每条生产线购置更多设备；更高的技术难度带来了更高的单价，三者产生乘数效应，未来3-5年，半导体设备市场前景非常广阔。

　　核心观点：集成电路的物理极限很大程度上受到科学技术的影响，随着半导体设备、材料、设计、制造等方面的进步，集成电路的理论“极限”一直在被不断突破（20年前认为100nm已经是极限），目前的极紫外光+多重图形工艺已经可以将制程推进至个位纳米级，且芯片制造仍存在立体化、集成化的空间；另一方面，全球龙头晶圆厂商大举扩产，也说明制程进步的边际效用递减效应还不明显，所以，未来3-5年摩尔定律仍将统治半导体产业，根据台积电和三星电子的公告，预计到2026年，2nm制程可以实现量产。为了适配7nm以下更先进制程的需求，先进半导体设备的发展趋势将是进一步精细化、复杂化，甚至不惜牺牲一定的生产效率。

　　光刻机是半导体制造过程中最重要的设备之一，用于对涂抹了光刻胶的晶圆进行曝光工艺，其基本原理是通过紫外光源照射掩模版，将掩模版上的图形缩小十倍刻印在覆盖晶圆的光刻胶之上，完成图形从掩模版转移至芯片。

　　光刻机的制造技术难点在于，应用于纳米级制程时，光学系统将非常复杂，涉及精密光学、精密轨迹运动控制、高精度环境控制等多项先进技术，即使价格高昂产能依旧不足，最先进的EUV光刻设备甚至呈现供不应求。

　　光刻机用到大量精密零件，其中最主要的装置为光学系统，其中光源、物镜是最关键的零部件，分别掌握着光源波长和数值孔径，是影响芯片制程线距的关键。光源的创新和投影系统的改进是光刻机性能增加的关键，为了实现在晶圆上进行光刻，需要光源必须具备足够短的波长和足够强的能量（二者在物理上具有正相关性，因此光源改进的理论空间是巨大的）。每一次光源改进都大幅提升了芯片的制程节点，从而带来整个半导体及相关产业的新一轮爆发。从ArF紫外光进步至EUV紫外光，光源波长缩短(从193nm至13.5nm)，即使EUV光刻机因技术困难而产能受限，但随着技术成熟，EUV光刻机势必为先进制程的关键设备。

　　随着芯片线程的不断缩小，对于光刻的精细度要求越来越高，尤其是光源的波长应该尽可能小。在EUV极紫外光以前，2000年开发完成的ArF紫外光取得了前所未有的成功，将光源波长缩小到了193nm，从而实现了芯片制程由三位数向两位数的突破。

　　但是，193nm成为了新的技术瓶颈，继续向下缩短光源波长非常难，难以再通过降低曝光波长提高分辨率。因此，ASML联手台积电在2007年开发出沉浸式光刻技术，由于透镜的折射率在水中的差异比空气中小，通过将透镜和晶圆浸入水中，紫外光经由透镜与水之间反射截面较小，数值孔径可从传统光刻的0.3提升为沉浸式式光刻的1.35，使得芯片制程从65nm得以向下微缩至40nm。ASML也借此第一次与尼康等厂商拉开了差距。

　　尽管有了沉浸式技术和多重图形工艺的加持，目前主流的14nm制程都可以用ArF技术生产，但是光源波长的限制始终让其无法进一步突破。为了实现底层突破，1997年开始，ASML就加入美国EUV LLC，集结全球多家巨头和美国三大国家实验室的研究资源全力突破，为现今的EUV光刻技术奠定基础。

　　EUV紫外光刻机的技术原理是将高功率的二氧化碳激光以每秒5万次打在直径为30微米的锡液滴上，通过高功率激光蒸发锡滴，使得电子脱落激发电浆产生极紫外光。极紫外光设备造价昂贵在于其技术难度非常高。

　　EUV光刻突破性的将光源波长缩小至13.5nm，使得14nm以下制程的大量生产成为可能，台积电2019年已经成功基于EUV极紫外光量产7nm+芯片，全球主要芯片制造商也陆续进入14nm以下先进制程。

　　光源的突破使得EUV极紫外光刻机可以做到许多之前无法做到事，相较于上一代ArF沉浸式紫外光源在图形分辨率、制造时间、芯片设计的空间和芯片布局面积等皆具有优势：

　　• EUV技术导入芯片图形保线% ：根据三星数据，采用EUV技术的光刻图形，保真度显著优于ArF的多重曝光工艺，其差距达到70%。在版图设计方面，EUV可以简化布线，甚至降低设计复杂性，EUV技术与ArF的多重图形技术相比，面积可缩小达50%。。

　　• EUV技术大幅精简光刻次数且成像效果更好：EUV可以刻出更细微的图形，减少多重图形工艺步骤数，使芯片微缩制造更为简单、成像效果更佳。

　　• EUV技术节省制造时间：单次EUV曝光可以取代3次或更多的光学曝光，每个掩膜层制造可以节省大约1.5天时间

　　EUV更是极大改进了现有的多重图形工艺。在多重图案工艺下，随着二重图形/四重图形/八重图形的循环增加，制程复杂度呈现几何级别上升，成本也随之水涨船高。因此，多重图形工艺执行的越多，良率的问题倍数和困难度将指数增加。一方面，采用EUV光刻机刻出更细的图形，取代过多的多重图形工艺，可以减少50%以上的工艺步骤数量和复杂度，这会极大提升产品良率。在实际制造流程中，EUV+SADP（双重图形工艺）可以取代 ArF沉浸式光刻+SAQP（四重图形工艺），使得工艺数量减少一半以上。另一方面，EUV降低了芯片制造过程中成本最高的光刻次数，有效降低多重图形工艺导致成本倍增的情况，实践中可以降低50%以上的生产成本。

　　2020年EUV极紫外光刻机安装量将持续快速增长，新一代High NA EUV光刻机可望于2025年量产赶上3nm/2nm技术节点，随技术进步效能提升70%。目前受限于技术难度，EUV的产量仍然不高，在全球范围内都是供不应求的状态，但是考虑到其不可替代性和高额的利润，可以预见的是，随着相关制造技术逐步成熟，产量会逐步上升。毫无疑问，EUV光刻就是光刻机未来3-5年的主力发展方向。

　　刻蚀设备是半导体制造中仅次于光刻机的重要设备，主要功能是在晶圆上雕刻出光刻机画好的图形，主要分为干法刻蚀和湿法刻蚀。干法刻蚀是应用等离子技术的刻蚀方法，通过反应腔生成电浆与硅片发生物理或化学反应（或两种反应结合），从而去掉暴露的表面材料。湿法刻蚀则是以液体化学试剂以化学方式（如酸、碱和溶剂等）去除硅片表面的材料。

　　等离子体刻蚀技术（干法刻蚀）图形保真度好、分辨率高，且可用于湿法刻蚀很难刻蚀的薄膜如氮化硅等材料，虽然设备复杂昂贵，但可以刻蚀出“纳米”级别的孔槽。而湿法刻蚀的化学反应虽然选择比高（正确的去除要刻蚀的材料而不影响其他材料），反应速度快（刻蚀效率高），但是没有方向性，难以控制物质和器件的反应面积，因此刻蚀图形保真度低、清除性差，大多只使用在刻蚀尺寸较大（3微米以上）的图形上。在集成电路越发精细化的大趋势下，干法刻蚀是毫无疑问的主流技术，市场占比达到95%以上。

　　先进制程集成电路对于刻蚀工艺步骤的需求大增：一方面，线程缩短，要求厂商采用多重图形工艺，而且由于成本问题，往往倾向于采用SAMP间距分割技术这样的，通过一次高等级光刻，结合多次刻蚀和CVD沉积的工艺，尤其在广泛应用的四重图形工艺。